其时业界共同以为，High-NA EUV将对先进芯片开发和下代处理器出产发挥要害作用。
但时至今日，各大晶圆代工厂都在削减依靠High-NA EUV，拖延导入时刻。 特别是Intel董事讲话，让商场对High-NA EUV光刻机的远景发生更多疑问。
据不愿意泄漏名字的Intel董事说法，新晶体管规划如GAAFET和CFET，下降芯片制作对先进光刻设备（尤其是EUV光刻机）的依靠。
这些规划是从四面包裹栅极，更偏用蚀刻去除剩余资料，而不是增加晶圆曝光时刻以缩小电路尺度。 芯片出产时横向重要性日益增加，High-NA EUV 重要性就没那么重要了。
该董事以为，像盘绕栅极场效应晶体管（GAAFET）和互补场效应晶体管（CFET）这样的新式规划，将明显地增加光刻之后制作过程（特别是刻蚀技能）的重要性，然后削弱光刻在全体工艺中的主导地位。
一般来说，芯片制作流程始于光刻，先将规划图画转移到晶圆外表。随后经过堆积增加资料，并经过刻蚀挑选性地去除资料，终究构成晶体管和电路结构。
该董事指出，未来的要点或许从单纯依靠光刻机缩小特征尺度，转向更杂乱、更要害的刻蚀工艺，以保证这些新式三维晶体管结构的准确成型。这预示着芯片制作技能道路或许迎来严重改变。
事实上，前不久台积电也表达过相似的观念。1.4nm级工艺技能不需要High-NA EUV光刻机，现在找不到非用不可的理由。
“关于A14来说，我之前说到的功能提升在不运用高数值孔径的情况下也十分明显。因而，咱们的技能团队正在继续寻觅延伸现有EUV寿数的办法。”
据了解，ASML最新一代的高数值孔径（High-NA）EUV光刻机是现在国际上最先进光刻机，单价高达4亿美元，如此昂扬的价格让许多厂商望而生畏。
截止现在，ASML已向客户交给一共5台，包含Intel、三星。 其重达180吨、体积好像双层巴士，可谓全球最贵重的半导体制作设备之一。